论文网
软件设计相关论文范文数据库,与数控文前言江苏相关毕业论文致谢
本论文是一篇软件设计相关毕业论文致谢,关于数控文前言江苏相关毕业论文的格式范文。免费优秀的关于软件设计及模块及系统方面论文范文资料,适合软件设计论文写作的大学硕士及本科毕业论文开题报告范文和学术职称论文参考文献下载。
6EPCSSerialFlashController组件3.2.11加入外部SRAM组件
在组件选择栏中选择"MemoryandMemoryControllers"→"SRAM"→"IDT71V416SRAM",对弹出的选择窗确认选择存储量为1024kB,点击"Finish"完成加入此组件(图3.17).组件名可改为ext_sram.
图317加入SRAM组件
至此已完成本项实验的全部组件的加入工作.图3.18就是本系统的NiosII基本元件安装设置完成的界面.
图3.18NiosII组件窗
3.3NiosII系统生成前设置
3.3.1地址自动分配设置
为了保证所有组件的地址安排是合法的,如图3.19所示,选择菜单System中的Auto-AssignBaseAddresses项,对各组件地址进行自动分配.
图3.19地址自动分配设置
3.3.2复位地址和程序运行区域设置
为了点击Next,进入如图3.20的NiosII处理器配置窗.选择ext_flash作为复位程序区域:ResetAddress,选择ext_sram作为外部存储单元中的软件运行的存储地址区域:ExceptionAddress.
图3.20NiosII处理器配置窗
设置完成后可注意到下方的信息栏中已没有早先指出的大量错误提示.此时保证所有组件的地址安排是合法的.点击SystemGeneration,进入系统生成控制页.
3.3.3系统文件生成
系统生成控制页如图3.21所示.在该页将最终生成NiosII系统的VHDL文件,以及对应的硬件仿真文件.点击Generate.生成过程如图3.22所示.
图3.21NiosII系统生成窗
注意如图3.23所示信息栏中出现"等SUCCESS:SYSTEMGENERATIONCOMPLETED",则可点击Exit按钮,退出系统生成窗.
3.4NiosII硬件系统生成
按上述步骤设计的CPU,适合较大系统,当只是验证很小性能时,可采用small模式.CPU最小系统的定制,如图3.22示.
图3.22NiosII最小系统
3.4.1加入原理图模块
新建一个原理图,在此原理图编辑窗的空白处双击,将弹出图3.23所示的元件"Symbol"窗,点击左侧的元件库栏中的Project项,选择刚才生成好的"Nios2_SYSTM"模块,再点击下方的OK,即可将此元件调入原理图编辑窗中.
将调入的模块于图中的引脚连好,并仔细核对每一引脚都对接正确,包括外部存储器的地址线,数据线,读写控制线,片选线,各类I/O口线,复位线,如图3.24示.
图3.23NiosII系统生成窗
图3.24连上Nios2_Systm模块
3.4.2编译
以上的所有准备工作完成后,就可以进行全程编译了,即进行分析,综合,适配和输出文件装配,并对结果进行时序分析,给出编译报告.
选择菜单Processing(StartCompilation,启动全程编译.结果发现前期工作没有错误,图3.25所示的窗口将给出了编译结果,从右栏可以看到FPGA的资源利用情况.
图3.25编译成功
至此,NiosII嵌入式系统的硬件设计部分已全部完成,以下将开始为此系统进行的软件设计和调试.如果发现软件工作情况不能完全满足设计要求,还可以回过头来修正或彻底更改硬件设计,这真实SOPC的优势所在.
3.5NiosII硬件配置
本步骤是与3.4相连的,主要完成NiosII硬件系统在FPGA中的下载及配置.
3.5.1向FPGA下载配置文件
本实验使用康芯公司的GW48-SOPC实验系统,下载前连接好下载通信线,打开电源,确认实验系统所有开关和跳线处于默认设置位置.用10芯通信线将实验系统左侧的"ByterblasterII"接口与适配板上的JTAGPort口相连,将实验系统左侧的跳线短路帽接插"ByBtII"端,编程电压选择跳线短路帽插3.3V(此电压接错不会损坏系统).按动实验系统左下角的电路模式控制键,选择模式5(在上方的数码管会显示5字),
FPGA的主要端口是用标准信号名PIOx标注的,具体引脚号在引脚锁定时参考试验箱配套的实验讲义.本试验中,引脚锁定为:CLK接PIN179,clk0,RESET接PIN240,键8,LED[7..0]分别接PIN12,PIN8,PIN7,PIN6,PIN4,PIN3,PIN2,PIN1.锁定引脚号后,再编译一次.
开始下载配置文件,在FPGA中建立NiosII硬件环境.打开QuartusII,再打开3.4实验的工程,选择菜单Tools(Programmer,弹出图3.26所示窗口,首先选择接口模式,对于Mode栏确认选择JTAG模式.在HardwareSetup按钮右侧看到ByteBlasterII[LPT1]字样.加入配置文件nios32.sof,点击Start按钮,下载该文件.
该NiosII系统是低电平复位,高电平正常工作,所以在下载了SOF文件后,要将实验系统的键8置于高电平.
图3.26下载窗口
至此,已经完成了NiosII硬件的定制,并配置到Altera的Cyclone系列EP1C6Q208C器件上,为C程序的调试提供了硬件平台.
第4章NiosIIIDE软件设计与调试
4.1NiosIIIDE中的C程序设计
4.1.1进入集成开发环境IDE
再次进入图3-18所示的SOPCBuilder窗,进入SystemGeneraiom页,点击NiosIIIDE按钮(图3.27),或选择菜单Tools(NiosIIIDE,进入IDE环境.
图3.27点击NiosIIIDE按纽,进入集成开发环境
4.1.2建立C软件开发工程
进入的IDE环境窗口的左栏是各工程的工程名和相关的应用文件名,中间是选中的某一文件的内容,及其编辑环境,右栏是对应文件中关键项目名称.
为了新建一个开发软件的工程项目,选择菜单File的New->,Project.,在弹出的如图3.28所示的窗口中选择C/C++Application,并按Next按钮,在于继而弹出的窗口(图3.29)中选择现成的实例"Hello_Led"作为实验程序,并在工程名栏默认当前软件实例工程名,并确认在.SelectTargetHardware栏中的ptf文件来自当前SOPCBuilderSystem的硬件设计文件和处理器名:CPU.ptf,和CPU名:"CPU0".
图3.28选择C/C++应用
图3.29在示例库中选择一个C程序实例
点击Finish后即进入如图3-29所示的IDE环境,在左栏已能看见新建的工程:hello_led_1,双击下方的程序名hello_led.c,在中栏即能看见此源程序代码(图3.30).
图3.30进入NiosIIIDE窗口
4.2NiosIIIDE软件编译与运行
4.2.1编译运行C程序
在左边的"C/C++Projects"页一栏中,右键点击需要运行的工程名:"hello_led_1",将出现图所示下拉选择框,选择RunAs后出现另一下拉栏,此栏有3个选择项:第一个选项功能是编译并向FPGA中的NiosIICPU下载和全速运行该工程中C程序,第二个选项功能是编译并在虚拟的NiosII中运行程序,第三个选项功能是使用第3方工具运行,在此选择第一项功能:RunAs->,NiosIIHardware..选中后将可能出现图3.31所示的窗口,选择OK,表示对新改的程序存盘.
图3.31编译,下载并在NiosIICPU中全速运行该示例
4.2.2观察运行结果
在如果一切无误,最后在下方的console信息窗将出现如图3-32所示信息,表示已将程序下载到NiosII系统,并已运行.注意,如果有问题可以再下载一次.一般出现的问题有多种:如没有将当前硬件工程中的SOF文件配制进FPGA,没有为复位信号设置正确电平,没有设定正确的系统时钟输入频率,没有设置好正确的下载接口模式,没有对实验系统选择正确的电路模式(模式5),等等.
调试时,出现以下信息,如图3.32示.
图3.32调试信息窗口
正确结果应如图3.33示.
图3.33C程序下载成功,启动运行
预期结果是,程序运行后可以在实验系统上的上排8个发光管上发现它们在从左至右,从右至左跳动发亮,跳动的速度由语句while(i<,400000)中的数值决定.本项成功地仿真通过了预期目标.
至此,NiosII的软件调试已经完成,本章详细探讨了软件设计与调试的流程.
结束语
通过三个多月的毕业设计,我系统地掌握了VHDL数字系统的设计方法,对QuartusII软件熟练应用.同时,能够熟练使用GW48EDA试验箱及SOPC实验
软件设计相关论文范文数据库,与数控文前言江苏相关毕业论文致谢参考文献资料：